개시된 실시예는 트랙 페이즈에서 차동 입력 신호에 대응하는 전압 레벨을 갖는 버퍼 신호를 출력하는 입력 버퍼 회로, 버퍼 회로에 캐스케이드 연결되어, 트랙 페이즈에서 버퍼 신호의 전압 레벨에 따라 차동 입력 신호를 트랙하는 차동 출력 신호를 출력하고, 홀드 페이즈에서 차동 출력 신호의 전압 레벨을 홀드하는 샘플링 회로 및 차동 입력 신호를 인가받아 세기 분배하여, 세기 분배된 차동 입력 신호에 따라 버퍼 회로에 의해 버퍼 신호에 포함된 3차 하모닉 성분을 상쇄하기 위한 상쇄 신호를 생성하여 버퍼 회로로 인가하는 보조 경로 회로를 포함하여, 트랙 페이즈에서 트랜지스터의 트랜스컨덕턴스와 홀드 페이즈에서 캐패시터의 캐패시턴스에 의한 신호 왜곡을 줄여 선형성을 개선할 수 있으며, 고속 샘플링 동작에서도 전력 소모를 저감할 수 있는 트랙 앤 홀드 회로를 제공한다.