전체메뉴
본 발명의 일 실시형태는 제1 실리콘 기판을 포함하는 제1 웨이퍼 및 제2 실리콘 기판, 희생층, SOI층 및 반도체층이 순차 적층된 제2 웨이퍼를 준비하는 단계; 상기 제1 실리콘 기판과 제2 웨이퍼의 반도체층이 대향하도록 접합하는 단계; 및 상기 제2 웨이퍼의 제2 실리콘 기판 상에 적층 방향으로 복수의 개구부를 형성하여 희생층을 노출시키는 단계;를 포함하는 모놀리식 적층 소자용 웨이퍼의 제조 방법을 제공할 수 있다.
이 사이트는 자바스크립트를 지원하지 않으면 정상적으로 보이지 않을수 있습니다.