메모리 관리 유닛은, 가상 페이지 번호와 물리 프레임 번호 간의 매핑 관계를 포함하는 PTE(Page Table Entry)들을 캐싱하고, 상기 캐싱된 PTE들을 이용하여 프로세서에서 수신되는 가상 어드레스를 메인 메모리의 물리 어드레스로 변환하는 TLB(Translation Lookaside Buffer); TLB 미스(miss)의 경우, 상기 가상 어드레스에 포함된 가상 페이지 번호에 대응하는 PTW(Page Table Walk) 요청들을 큐잉하는 PTW 요청 큐; 및 상기 PTW 요청들의 가상 페이지 번호에 기초하여 상기 메인 메모리로부터 PTE(Page Table Entry)를 획득하고, 상기 PTE를 이용하여 상기 가상 페이지 번호를 상기 물리 프레임 번호로 변환하는 하나 이상의 페이지 테이블 워커를 포함하고, 상기 하나 이상의 페이지 테이블 워커 중 선택된 페이지 테이블 워커는 상기 PTW 요청 큐에 큐잉된 PTW 요청들 중, 대응하는 가상 페이지 번호의 베이스 어드레스가 서로 일치하는 연관 PTW 요청들을 선택하고, 상기 연관 PTW 요청들에 대응하는 PTE들을 획득하기 위한 캐시 라인 요청들을 연속적으로 상기 메인 메모리로 제공하며, 상기 메인 메모리로부터 획득한 캐시 라인들로부터 상기 연관 PTE 요청들에 대응하는 PTE들을 획득하고, 상기 획득된 PTE들을 상기 TLB로 제공한다.