개시된 실시예는 멀티 레벨 셀 상변이 메모리(Multi-Level Cell-Phase Change Memory: 이하 MLC-PCM)로 구현된 다수의 제1 메모리 셀을 구비하는 제1 셀 어레이, 및 MLC-PCM로 구현된 다수의 제2 메모리 셀을 구비하는 제2 셀 어레이를 포함하되, 제1 메모리 셀은 제2 메모리 셀로 구현되는 MLC-PCM보다 적은 개수의 상태 레벨을 갖는 MLC-PCM으로 구현되어, 연산 및 에너지 효율성을 높이면서도, 저항 드리프트에 의한 오류에 강건한 내결함성을 가질 수 있는 PCM 기반 IMC 장치 및 방법을 제공한다.
