본 발명에 따른 반도체 메모리 소자는, 기판 상에서 제1 수평 방향을 따라서 배치되는 소스 영역, 채널 영역, 및 드레인 영역을 포함하는 반도체층, 상기 기판 상에서 상기 제1 수평 방향을 따라 연장되며, 상기 소스 영역에 연결되는 하부 전극층, 커패시터 유전막, 및 상부 전극층을 포함하는 셀 커패시터, 상기 기판 상에서 수직 방향으로 연장되며 상기 드레인 영역에 연결되는 비트 라인, 및 상기 채널 영역을 덮으며, 상기 채널 영역 상의 게이트 유전막, 및 상기 게이트 유전막 상의 게이트 전극막을 포함하는 게이트 구조체를 포함하며, 상기 수직 방향으로, 상기 소스 영역을 향하는 상기 채널 영역의 일단의 제1 두께는, 상기 드레인 영역을 향하는 상기 채널 영역의 타단의 제2 두께보다 큰 값을 가진다.