프로세싱 장치가 개시된다. 일 실시 예는 연산 규칙을 저장하는 제1 버퍼, 곱셈을 반복 수행하는 곱셈기들과 덧셈기를 포함하는 연산기, 상기 연산기의 피연산자들을 저장하고, 상기 연산 규칙을 기초로 상기 피연산자들을 상기 연산기의 큐에 인큐잉하는 제2 버퍼, 및 상기 연산기에 상기 곱셈기들 각각이 수행해야할 곱셈의 횟수를 지시하는 카운터를 포함하고, 상기 곱셈기들 각각은 상기 곱셈기들 각각의 곱셈 수행 횟수가 상기 지시된 횟수 미만일 때 상기 곱셈기들 각각의 출력이 상기 곱셈기들 각각에 입력되게 하기 위한 제1 경로 및 상기 곱셈기들 각각의 곱셈 수행 횟수가 상기 지시된 횟수와 동일할 때 상기 곱셈기들 각각의 출력이 상기 덧셈기에 입력되게 하기 위한 제2 경로를 갖는다.