본 개시의 기술적 사상에 따른 송신기 회로는 복수의 병렬 데이터 신호들을 출력 데이터 신호로 변환하는 시리얼라이저, 출력 데이터 신호로부터 증폭된 출력 신호를 생성하는 출력 드라이버를 포함할 수 있다. 시리얼라이저는 클럭 신호를 생성하는 클럭생성기, 클럭 신호에 응답하여 복수의 병렬 데이터 신호들 중 적어도 둘 이상을 직렬화함으로써 클럭 신호에 대해 제1 지연 시간을 갖는 복수의 직렬 데이터 신호들을 생성하는 제1 먹스, 제1 지연 시간을 갖는 클럭 신호에 응답하여 복수의 직렬 데이터 신호들을 직렬화함으로써 출력 데이터 신호를 생성하고, 출력 데이터 신호를 출력 드라이버로 전송하는 제2 먹스, 클럭 신호를 수신하고 제1 지연 시간을 갖는 클럭 신호를 생성하도록 구성된 제3 먹스를 포함할 수 있다.