반도체 장치가 제공된다. 반도체 장치는 래치 회로, 래치 회로의 일측에 배치되고, 제1 SRAM 셀에 연결된 제1 리드 비트라인을 래치 회로에 연결하는 제1 트랜지스터, 래치 회로의 타측에 배치되고, 제1 SRAM 셀과 다른 제2 SRAM 셀에 연결된 제2 리드 비트라인을 래치 회로에 연결하는 제2 트랜지스터, 일단이 제1 트랜지스터의 소스 노드에 연결된 제1 캐패시터, 및 일단이 제2 트랜지스터의 소스 노드에 연결된 제2 캐패시터를 포함하고, 제1 트랜지스터의 드레인 노드는 제1 리드 비트라인과 연결되고, 제1 트랜지스터의 게이트 노드는 센스 앰프 인에이블 신호(Sense amplifier enable signal)를 입력받고, 제2 트랜지스터의 드레인 노드는 제2 리드 비트라인과 연결되고, 제2 트랜지스터의 게이트 노드는 센스 앰프 인에이블 신호를 입력받는다.