개시된 발명의 일 실시예에 따른 복수의 뱅크와 각 뱅크 단위로 마련되는 프로세싱 엘리먼트를 포함하는 RAM 메모리 장치는, 상기 각 뱅크는, 행과 열 단위로 분할되는 복수의 서브 어레이 및 각 서브 어레이와 대응되는 로컬 버퍼를 포함하고, 상기 각 서브 어레이는, 행 단위로 배열되는 복수의 메모리 셀을 포함하고, 상기 로컬 버퍼는, 같은 서브 어레이로부터 서로 독립적으로 행 데이터를 전달받도록 구성되는 둘 이상의 버퍼를 포함하는 다중 버퍼로 구성되고, 상기 다중 버퍼는: 상기 서브 어레이로부터 PIM(Processing In Memory) 연산을 위한 제1 행 데이터를 전달받도록 구성되는 제1 버퍼; 및 상기 서브 어레이로부터 상기 PIM 연산을 위한 제2 행 데이터를 전달받도록 구성되는 제2 버퍼;를 포함하고, 상기 프로세싱 엘리먼트는, 상기 제1 버퍼에 저장된 상기 제1 행 데이터 및 상기 제2 버퍼에 저장된 상기 제2 행 데이터를 기초로 상기 PIM 연산을 수행하도록 구성될 수 있다.