본 발명은 시스톨릭 어레이 및 이를 포함하는 가속기를 개시한다. 시스톨릭 어레이는 n × n (n은 적어도 4 이상의 정수임) 매트릭스 형태로 배치된 n × n 개의 처리 소자들을 포함하고, n × n 개의 처리 소자들이 n × n 제1 입력 매트릭스의 행 벡터들의 제1 입력 데이터와 n × n 제1 가중치 매트릭스의 열 벡터들의 제1 가중치 데이터에 대한 제1 합성곱 연산을 수행하여 n개의 제1 출력 데이터를 발생하거나, n × n 개의 처리 소자들을 분할하여 구성되는 적어도 k (k는 적어도 4 이상의 정수임)개의 부분 시스톨릭 어레이들 각각이 m × m (m은 n 보다 작고 적어도 2 이상의 정수임) 매트릭스 형태로 배치된 m × m 처리 소자들을 포함하고, 적어도 k개의 부분 시스톨릭 어레이들 각각이 적어도 k개의 m × m 제2 입력 매트릭스들 각각의 행 벡터들의 제2 입력 데이터와 적어도 k개의 m × m 제2 가중치 매트릭스들 각각의 열 벡터들의 제2 가중치 데이터에 대한 제2 합성곱 연산을 수행하여 m개의 제2 출력 데이터를 발생할 수 있다.