모바일 메뉴 닫기
 
전체메뉴
닫기
 

산학협력단

보유 특허 검색

제목
전이금속 칼코게나이드 채널과 그래핀 전극을 이용한 다중 게이트 구조의 CMOS 인버터 디바이스
출원인
연세대학교 산학협력단
출원일
2017.02.27
공개일
2018.09.05
게시글 내용
본 발명은 트랜지스터를 이용한 상보적 금속 산화물 반도체(CMOS, Complementary Metal Oxide Semiconductor) 인버터 디바이스에 관한 것으로서, 보다 상세하게는 전이금속 칼코게나이드(Chalcogenide)를 트랜지스터 채널로 활용하고 이의 소스/드레인 전극으로서 그래핀(Graphene)을 적용하는 CMOS 인버터 디바이스에 관한 것이다.본 발명의 일 실시예에 따르면, 일 측에 관통홀을 형성하고, 배기가스가 유동하는 원형의 유로가 형성되는 밸브하우징; 상기 밸브하우징의 유로를 형성하는 내경부에 설치되는 시트링; 상기 관통홀에 수용되어 회전 구동하는 샤프트; 및 원판형태로 이루어지며, 상기 샤프트의 단부에서 연결되어 상기 샤프트의 회전과 연동하면서 상기 유로를 개폐하는 밸브판을 포함하고, 상기 밸브판의 상기 시트링과 맞닿는 외주연에는 환형의 제1그루브가 형성되며, 상기 제1그루브에 장착되어 상기 유로를 실링하되, 상기 밸브판이 폐쇄위치에 있을 때는 수축되고 상기 밸브판이 개방위치에 있을 때는 이완되는, 타원형상의 실링(seal-ring)을 더 포함하는 것을 특징으로 하는 플랩밸브를 제공한다.

전이금속 칼코게나이드 채널과 그래핀 전극을 이용한 다중 게이트 구조의 CMOS 인버터 디바이스 대표 이미지

첨부
공개전문PDF
  • 자료출처 : KIPRIS (https://www.kipris.or.kr)
  • 키워드(검색어)별, 발명자별 특허(기술), 공개특허 한정 검색 가능
  • 연구분야별 비공개 특허(기술)은 지식재산권 담당자 별도 문의
  • 지식재산권 담당자
  • 관련 문의처
    보유특허 검색 페이지 및 담당자 정보 안내
    특허 출원인 (권리자) 전담부서 연락처
    연세대학교 산학협력단 본교 산학협력단 지식재산팀 지식재산팀 양지혜 팀장
    (02-2123-5138 / jh.yan@yonsei.ac.kr)
    연세대학교 원주산학협력단 원주산학협력단 기술경영팀 기술경영팀 오정환 팀장
    (033-760-5251 ~ 5252 / WJDGHKSA@yonsei.ac.kr)