본 발명은 시간 증폭기를 이용하는 2-스텝 카운터의 회로도에 관한 것이다. 본 발명은 입력값(input)과 클락값을 마스킹 블록을 통하여 입력받고, 입력된 입력값과 클락값에 근거하여 카운팅 값을 출력하는 제1 카운터, 및 제1 카운터에서 발생하는 잔여값(residue)을 시간 증폭기(time amplifier)통하여 입력받고, 시간 증폭기에 의하여 증폭된 잔여값에 근거하여 카운팅 값을 출력하는 제2 카운터로 이루어지며, 제1 카운터와 제2 카운터를 이용한 2-step 방식으로 카운팅 값을 조절하는 것을 특징으로 한다. 따라서 본 발명에 따르면 카운터 클락의 속도를 높이지 않고 고속 동작이 가능하고 저전력으로 구동될 수 있다.