본 발명의 한 가지 양태에 따라서, Si 기판 상에 Si1-xGex 조성의 응력 인가층을 형성하는 단계; 상기 응력 인가층 상에 활성 영역을 형성하는 단계; 상기 활성 영역에 각각 Si 에피층과 Ge 에피층을 형성하는 단계; 상기 Si 에피층과 Ge 에피층 상에 유전막을 형성하는 단계; 상기 유전막 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 형성 후, 각각의 활성 영역에 소스 전극과 드레인 전극을 형성하여, nMOS와 pMOS 소자를 형성하는 단계를 포함하고, 상기 응력 인가층으로 인하여 상기 Si 에피층과 Ge 에피층에는 각각 인장 응력과 압축 응력이 인가되어, 전자와 정공의 이동도를 증대시키는 것을 특징으로 하는 CMOS 소자 제조 방법이 제공된다.