모바일 메뉴 닫기
 
전체메뉴
닫기
 

산학협력단

보유 특허 검색

제목
통신 시스템에서 저밀도 패리티 검사 코드의 복호 장치 및방법
출원인
삼성전자주식회사, 학교법인연세대학교
출원일
2003.05.26
공개일
2004.12.03
게시글 내용
가. 청구범위에 기재된 발명이 속한 기술분야본 발명은 디지털 통신 시스템에서 순방향 오류 정정(Forward Error Correction : FEC)에 관한 장치 및 방법에 관한 것으로, 특히 고속의 데이터를 전송하는 디지털 통신 시스템에서 순방향 오류 정정 부호를 복호하는 장치 및 방법에 관한 것이다.나. 발명이 해결하고자 하는 기술적 과제본 발명에서는 LDPC 코드의 복호 장치에서 Normalized-BP 알고리즘의 복호 성능을 향상시키며, LLR-BP 알고리즘과 거의 유사한 성능을 제공할 수 있는 복호 장치 및 방법을 제공함에 있다.다. 발명의 해결방법의 요지본 발명의 장치는, 저밀도 패리티 검사 코드로 부호화된 심볼들의 수신하여 상기 수신된 심볼들을 복호 하기 위한 복호 장치로서, 상기 부호화된 심볼들의 패리티 값들을 입력으로 하여 신드롬 값을 계산하여 패리티 값으로 출력하는 신드롬 계산기와, 상기 부호화된 심볼들의 전송 채널 신뢰도에 따른 값들을 수신하고 상기 신드롬 값을 수신하여 상기 채널 신뢰도 값들 중 가장 작은 로그 우도 비율의 값을 가지는 신뢰도 값을 출력하는 비교 및 선택 장치와, 상기 비교 및 선택 장치의 출력을 스위칭 제어 신호에 의거하여 각기 다른 3개의 출력단 중 하나의 출력으로 스위칭 하는 스위치와, 상기 스위치의 3개의 출력단은 각각 제1표준화 인수, 제2표준화 인수 및 제3표준화 인수로 나누기 위한 곱셈기들과 연결되어 신뢰도 값을 출력하는 곱셈 장치들과, 상기 비교 및 선택 장치의 출력 값을 수신하여 상기 로그 우도 비율에 따른 신뢰도들을 2의 값으로 모듈러 연산한 결과가 1인 경우 상기 비교 및 선택 장치의 출력 값을 제1곱셈기로 연결하도록 하며, 상기 모듈러 연산한 결과가 1이 아니고 입력 심볼의 값이 최소 값을 가지는 경우 상기 저밀도 패리티 검사 코드의 비트 노드 입력 값이 최소 값을 가지는 경우 제2곱셈기로 연결하고, 상기 상기 모듈러 연산한 결과가 1이 아니고 입력 심볼의 값이 최소 값을 가지는 경우 상기 저밀도 패리티 검사 코드의 비트 노드 입력 값이 최소 값이 아닌 경우 제3곱셈기로 연결하도록 하는 스위칭 제어 신호를 출력하는 제어부를 포함한다.라. 발명의 중요한 용도저밀도 패리티 검사 코드의 복호 장치에 사용한다.저밀도 패리티 검사 코드, 신드롬 복호, Normalized-BP

통신 시스템에서 저밀도 패리티 검사 코드의 복호 장치 및방법 대표 이미지

첨부
공개전문PDF
  • 자료출처 : KIPRIS (https://www.kipris.or.kr)
  • 키워드(검색어)별, 발명자별 특허(기술), 공개특허 한정 검색 가능
  • 연구분야별 비공개 특허(기술)은 지식재산권 담당자 별도 문의
  • 지식재산권 담당자
  • 관련 문의처
    보유특허 검색 페이지 및 담당자 정보 안내
    특허 출원인 (권리자) 전담부서 연락처
    연세대학교 산학협력단 본교 산학협력단 지식재산팀 지식재산팀 양지혜 팀장
    (02-2123-5138 / jh.yan@yonsei.ac.kr)
    연세대학교 원주산학협력단 원주산학협력단 기술경영팀 기술경영팀 오정환 팀장
    (033-760-5251 ~ 5252 / WJDGHKSA@yonsei.ac.kr)